一种适于FPGA芯片的SRAM单元及外围电路设计

作     者：徐新宇 徐玉婷 林斗勋 XU Xinyu;XU Yuting;LIN Douxun

作者机构：中国电子科技集团公司第58研究所江苏无锡214035 

出 版 物：《电子与封装》 (Electronics & Packaging)

年 卷 期：2014年第14卷第4期

页      码：17-19,48页

摘      要：静态存储器(SRAM)功耗是整个芯片功耗的重要组成部分,并且大规模SRAM的仿真在芯片设计中也相当费时。提出了一种基于40 nm CMOS工艺、适用于FPGA芯片的SRAM单元结构,并为该结构设计了外围读写控制电路。仿真结果表明,该结构的SRAM单元在保证正确的读写操作下,静态漏电电流远远小于同工艺下普通阈值CMOS管构造的SRAM单元。同时,为了FPGA芯片设计时大规模SRAM功能仿真的需要,为SRAM单元等编写了verilog语言描述的行为级模型,完成了整个设计的功能验证。

主 题 词：SRAM单元设计 漏电电流 行为级模型 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.3969/j.issn.1681-1070.2014.04.005

馆 藏 号：203674028...