采用交流能源的低功耗CPL电路

作     者：胡建平 叶锡恩 汪鹏君 HU Jianping;YE Xi'en;WANG Pengjun

作者机构：宁波大学信息科学与工程学院浙江宁波315211 

基　　金：浙江省自然科学基金资助项目(No.Y104327) 浙江省教育厅科研项目(No.20030487)资助 

出 版 物：《固体电子学研究与进展》 (Research & Progress of SSE)

年 卷 期：2005年第25卷第3期

页      码：391-397页

摘      要：从改变CMOS电路中能量转换模式的观点出发,研究CPL电路在采用交流能源后的低功耗特性.在此基础上提出了一种仅由nMOS构成的低功耗绝热电路--nMOS Complementary Pass-transistor Adiabatic Logic(nCPAL).该电路利用nMOS管自举原理对负载进行全绝热驱动,从而减小了电路整体功耗和芯片面积.nCPAL能耗几乎与工作频率无关,对负载的敏感程度也较低.采用TSMC的0.25 μm CMOS工艺,设计了一个8-bit超前进位加法器和功率时钟产生器.版图后仿真表明,在50～200 MHz频率范围内,nCPAL全加器的功耗仅为PAL-2N电路和2N-2N2P电路的50%和35%.研究表明nCAPL适合于在VLSI设计中对功率要求较高的应用场合.

主 题 词：低功耗设计 钟控CPL电路 绝热逻辑 超前进位加法器 交流能源 CMOS电路 低功耗 CPL VLSI设计 CMOS工艺 

学科分类：080903[080903] 0809[工学-计算机类] 080902[080902] 08[工学] 0807[工学-电子信息类] 0812[工学-测绘类] 0801[工学-力学类] 

核心收录：

D　O　I：10.3969/j.issn.1000-3819.2005.03.021

馆 藏 号：203679253...