异步超前进位加法器设计

作     者：杨银堂 徐阳扬 周端 弥晓华 YANG Yin-tang;XU Yang-yang;ZHOU Duan;MI Xiao-hua

作者机构：西安电子科技大学微电子学院陕西西安710071 

基　　金：国家自然科学基金资助(90407016 60676009) 

出 版 物：《西安电子科技大学学报》 (Journal of Xidian University)

年 卷 期：2009年第36卷第1期

页      码：33-37页

摘      要：提出了一种新的高速加法器电路.该加法器采用混合握手协议,将超前进位与异步自定时技术相结合,根据进位链出现的概率大小来分配进位路径,可以在保持异步结构低功耗的同时提高运算速度.仿真结果表明,在SMIC 0.18μm工艺下,32位异步超前进位加法器平均运算完成时间为0.880932 ns,其速度是同步串行加法器的7.33倍,是异步串行加法器的1.364倍和异步进位选择加法器的1.123倍,且电路面积和功耗开销小于异步进位选择加法器.

主 题 词：异步 并行 超前进位 加法器 自定时 

学科分类：0808[工学-自动化类] 0809[工学-计算机类] 08[工学] 081201[081201] 0812[工学-测绘类] 

核心收录：

D　O　I：10.3969/j.issn.1001-2400.2009.01.007

馆 藏 号：203686888...