基于SoC的嵌入式DRAM存储器内建自测试设计

作     者：田勇 丁学君 Tian Yong;Ding Xuejun

作者机构：大连东软信息学院嵌入式系统工程系辽宁大连116023 东北财经大学管理科学与工程学院辽宁大连116023 

基　　金：辽宁省教育厅科研项目计划(L2010045) 

出 版 物：《计算机测量与控制》 (Computer Measurement &Control)

年 卷 期：2012年第20卷第9期

页      码：2350-2352页

摘      要：内建自测试(Built-in Self Test,BIST)是测试片上系统(System-on-Chip,SoC)中嵌入式存储器的重要技术;但是,利用BIST技术采用多种算法对嵌入式存储器进行测试仍面临诸多挑战;对此,提出了一种基于SoC的可以带有多种测试算法的嵌入式DRAM存储器BIST设计,所设计的测试电路可以复用状态机的状态,利用循环移位寄存器(Cyclic Shift Register,CSR)产生操作命令,利用地址产生电路产生所需地址;通过对3种BIST电路支持的算法,全速测试,面积开销3个方面的比较,表明提出的嵌入式DRAM存储器BIST设计在测试时间,测试故障覆盖率和测试面积开销等各方面都取得了较好的性能。

主 题 词：片上系统 嵌入式DRAM 内建自测试 循环移位寄存器 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

D　O　I：10.16526/j.cnki.11-4762/tp.2012.09.053

馆 藏 号：203688645...