1553B总线通信终端知识产权核的设计

作     者：李延节 何劲松 李然 LI Yanjie;HE Jinsong;LI Ran

作者机构：中国科学技术大学软件学院合肥230026 首都师范大学信息工程学院北京100048 

出 版 物：《计算机应用》 (journal of Computer Applications)

年 卷 期：2014年第34卷第3期

页      码：653-657页

摘      要：为满足航天飞行器地面仿真设备使用的需求,设计了一种基于可编程逻辑门阵列(FPGA)的1553B总线通信终端知识产权(IP)核。在保证总线系统可靠性的前提下,采用自顶向下的设计方法与"双进程"编码方式,利用超高速硬件描述语言(VHDL)生成目标代码,使用ModelSim软件进行仿真,最后在实际设备中验证并应用。该IP核可配置在总线控制器、远程终端或总线监控器3种不同的工作模式下运行,易于集成入片上系统(SoC),对进一步应用1553B总线提供了更多的选择。

主 题 词：1553B总线 通信终端 可编程逻辑门阵列 知识产权核 可靠性 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

核心收录：

D　O　I：10.11772/j.issn.1001-9081.2014.03.0653

馆 藏 号：203689253...