一种DC到40GHz测试结构的设计

作     者：张迪 李宝霞 张童龙 虞国良 李晨 汪柳平 于中尧 万里兮 ZHANG Di;LI Baoxia;ZHANG Tonglong;YU guoliang;LI Chen;WANG Liuping;YU Zhongyao;WAN Lixi

作者机构：中国科学院微电子研究所北京100029 华进半导体封装先导技术研发中心有限公司江苏无锡214135 南通富士通微电子股份有限公司江苏南通226006 

基　　金：重大科学技术专项(2011ZX02601-002-02) 

出 版 物：《现代电子技术》 (Modern Electronics Technique)

年 卷 期：2014年第37卷第16期

页      码：127-130,134页

摘      要：高速信号在传输的过程中将遇到信号完整性的问题的困扰,尤其当信号速率超过10 Gb/s时,当传输结构发生变化的时候,在导体之间传输的场将发生变化,传输过程的阻抗将发生变化。通过对传输结构变化的地方进行修正,可以对阻抗变化进行一定的补偿,减小结构变化处带来的信号反射,减小信号传输损耗,最终整个测试板在40 GHz时仿真损耗仅为1.1 dB,并通过两个测试结构对接进行了S参数和眼图的测试评估。

主 题 词：阻抗匹配 插损 回损 TDR 测试结构 信号完整性 

学科分类：08[工学] 080401[080401] 081105[081105] 0804[工学-材料学] 0825[工学-环境科学与工程类] 0811[工学-水利类] 

D　O　I：10.16652/j.issn.1004-373x.2014.16.017

馆 藏 号：203689639...