LTE中卷积码的译码器设计与FPGA实现

作     者：李冬冬 LI Dong-dong

作者机构：北京工业大学北京市嵌入式系统重点实验室北京100124 

出 版 物：《现代电子技术》 (Modern Electronics Technique)

年 卷 期：2011年第34卷第13期

页      码：46-48,52页

摘      要：基于长期演进(LTE)的Tail-biting卷积码,介绍了维特比译码算法,它是一种最优的卷积码译码算法。由于Tail-biting卷积码的循环特性,采用固定延迟译码的方法,降低了译码复杂度。通过使用全并行的结构及简单的回溯存储方法,设计了一个具有高速和低复杂度的固定延迟译码器。在FPGA上实现并验证,验证结果表明译码器的性能满足了LTE系统的要求。

主 题 词：LTE Tail—biting卷积码 维特比译码算法 固定延迟译码 FPGA 

学科分类：080902[080902] 0809[工学-计算机类] 08[工学] 

D　O　I：10.16652/j.issn.1004-373x.2011.13.034

馆 藏 号：203696191...