基于FPGA的卷积神经网络加速器设计与实现

作     者：翟社平 邱程 杨媛媛 李婧 江婷婷 ZHAI Shaping;QIU Cheng;YANG Yuan-yuan;LI Jing;JIANG Ting-ting

作者机构：西安邮电大学计算机学院陕西省网络数据分析与智能处理重点实验室 

基　　金：工业和信息化部通信软科学项目(2018-R-26) 陕西省社会科学基金(2016N008) 西安市社会科学规划基金(17X63) 西安邮电大学研究生创新基金项目(CXJJ2017062) 

出 版 物：《微电子学与计算机》 (Microelectronics & Computer)

年 卷 期：2019年第36卷第8期

页      码：83-86页

摘      要：FPGA已广泛用于卷积神经网络的硬件加速器的实现.本文设计了一种基于FPGA的卷积神经网络加速器.主要利用卷积神经网络中固有的并行性来减少实时嵌入式应用所需带宽与资源使用,并将其在有限资源的ZC706开发板上实现,结果显示,在150 MHz的工作频率下,FPGA的峰值运算速度达到0.54 GOP/s,且功耗很小.

主 题 词：卷积神经网络 现场可编程门阵列 加速器 有限资源 

学科分类：081203[081203] 08[工学] 0835[0835] 0812[工学-测绘类] 

D　O　I：10.19304/j.cnki.issn1000-7180.2019.08.018

馆 藏 号：203706087...