看过本文的还看了

相关文献

该作者的其他文献

文献详情 >芯片尺度封装中焊线的应力分析研究 收藏
芯片尺度封装中焊线的应力分析研究

芯片尺度封装中焊线的应力分析研究

作     者:滕建勇 金玮 张奇 桑文斌 

作者机构:上海大学材料科学与工程学院上海201800 

出 版 物:《功能材料与器件学报》 (Journal of Functional Materials and Devices)

年 卷 期:2003年第9卷第2期

页      码:185-190页

摘      要:芯片尺度封装(CSP)技术是近年来发展最为迅速的微电子封装新技术。通过对WB-CSP器件中金线(GoldWire)所受应力的有限元模拟,发现金线所受应力与塑封材料的膨胀系数、焊点大小、金线粗细、金线拱起高度等因素有关。结果表明:由于热失配引起的金线应力最大处位于金线根部位置,SEQVmax=625.202MPa,在通常情况下,这个部位在所承受的应力作用下产生的形变最大,最有可能发生断裂,引起器件的失效。模拟结果与实际失效情况相一致。此外,发现:当环氧树脂塑封料热膨胀系数为1.0×10-5/oC时,金线最大等效应力出现最小值,SEQVmax=113.723MPa,约为原来的1/6;随着金线半径减小、焊点增大,金线所受应力也将减小。模拟结果对于WB-CSP封装设计具有一定的指导意义。

主 题 词:芯片尺寸封装 失效分析 有限元模拟 环氧树脂 应力分析 微电子封装 

学科分类:080903[080903] 0809[工学-计算机类] 08[工学] 080501[080501] 0805[工学-能源动力学] 080502[080502] 

D O I:10.3969/j.issn.1007-4252.2003.02.016

馆 藏 号:203709878...

读者评论 与其他读者分享你的观点

用户名:未登录
我的评分