减小CMOS电路同步开关噪声的设计方法探讨

作     者：楚薇 毛友德 王竞 朱美虹 王强 

作者机构：合肥工业大学理学院 世宏科技(苏州)有限公司 

出 版 物：《电子设计应用》 (Electronic Design & Application World)

年 卷 期：2003年第11期

页      码：75-77,80页

摘      要：随着集成电路的快速发展,同步开关噪声对系统电学性能的影响越来越大。本文介绍了一种减少同步开关噪声的设计方法,即基于对同步开关噪声简化模型的分析,采取先去除直通电流再降低输出级的电压变化率方法减小同步开关噪声,并通过时序控制逻辑电路和可控电压变化率电路来实现。

主 题 词：集成电路 CMOS电路 同步开关噪声 设计方法 时序控制逻辑电路 可控电压变化率电路 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

馆 藏 号：203721354...