东芝试制成功栅长10nm晶体管

作     者：章从福 

出 版 物：《半导体信息》 (Semiconductor Information)

年 卷 期：2004年第4期

页      码：28-29页

摘      要：面向存在低耗电要求的数字家电SoC(系统芯片),东芝日前试产了栅长10nm的晶体管。在2004年6月15日于美国檀香山开幕的半导体制造技术国际会议"2004 Symposium on VLSI Technology"上进行了技术发表。"目前已经证实晶体管能够正常开关,泄漏电流处在大体允许的范围内"(东芝)。设计工艺为22nm,预计2016年前后开始量产。其最大特点是采用了与现有技术相同的Bulk MOS结构晶体管。

主 题 词：nm 栅长 半导体制造 泄漏电流 沟道效应 数字家电 绝缘膜 设计工艺 电流值 控制栅极 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 080501[080501] 0805[工学-能源动力学] 080502[080502] 

馆 藏 号：203724771...