静态时序分析在深亚微米ASIC设计中的应用

作     者：吴丹 刘三清 邹雪城 徐维锋 

作者机构：华中科技大学电子科学与技术系 武汉亚芯微电子有限公司武汉430073 

出 版 物：《计算机与数字工程》 (Computer & Digital Engineering)

年 卷 期：2004年第32卷第2期

页      码：13-16,71页

摘      要：作为分析和验证电路时序行为的新手段 ,静态时序分析 (STA)技术以其无需仿真、快速、占用内存少以及测试覆盖面全等优点越来越多的应用于现代深亚微来ASIC设计中。本文在介绍了STA基本概念的基础上 ,以SDH系统中 8/16 /32路E1映射 (E1mapper)芯片设计为例 ,对STA在设计中的具体应用及注意事项进行了详细说明。结果表明 。

主 题 词：深亚微米 静态时序分析 时序约束 ASIC STA 集成电路 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 081201[081201] 0812[工学-测绘类] 

D　O　I：10.3969/j.issn.1672-9722.2004.02.003

馆 藏 号：203725787...