用Verilog硬件描述语言实现Viterbi译码

作     者：张绍军 王新智 

作者机构：国防科技大学电子科学与工程学院 空军雷达学院信息工程系 

出 版 物：《空军雷达学院学报》 (Journal of Air Force Radar Academy)

年 卷 期：2002年第16卷第4期

页      码：61-63页

摘      要：介绍了Viterbi译码的原理,并用Verilog硬件描述语言设计实现了Viterbi译码.实验表明,用这种硬件实现的Viterbi译码器译码速率高达40M,远比用软件实现Viterbi译码快.

主 题 词：Viterbi译码器 Verilog硬件描述语言 软件实现 硬件实现 速率 原理 设计实现 

学科分类：11[军事学] 0810[工学-土木类] 080904[080904] 1105[1105] 0809[工学-计算机类] 08[工学] 080402[080402] 0804[工学-材料学] 081001[081001] 081002[081002] 110503[110503] 

D　O　I：10.3969/j.issn.1673-8691.2002.04.021

馆 藏 号：203731665...