LDPC码译码算法的C语言FPGA编程实现

作     者：张培 ZHANG Pei

作者机构：苏州市职业大学江苏苏州215104 

出 版 物：《通信技术》 (Communications Technology)

年 卷 期：2010年第43卷第1期

页      码：43-44,47页

摘      要：结合低密度奇偶校验码(LDPC)的译码算法和最新的现场可编程门阵列(FPGA)技术,提出了一种对低密度奇偶校验码的最小和算法(MSA)进行C语言现场可编程门阵列编程实现的新方案。基于Xilinx公司的Virtex2系列芯片XC2V2000,设计实现了一种码长为250,码率为0.5的(3,6)低密度奇偶校验码译码器,并给出了寄存器传输级(RTL)协同仿真系统结构,证实了低密度奇偶校验码具有良好的纠错性能,为软件工程师开发基于现场可编程门阵列的嵌入式系统提供了新的思路。

主 题 词：低密度奇偶校验码 现场可编程门阵列 最小和算法 寄存器传输级 

学科分类：080904[080904] 0810[工学-土木类] 0809[工学-计算机类] 08[工学] 080402[080402] 0804[工学-材料学] 081001[081001] 

D　O　I：10.3969/j.issn.1002-0802.2010.01.015

馆 藏 号：203733471...