HEVC帧内预测Planar和DC模式的VLSI架构设计

作     者：刘新闯 蒋林 贺飞龙 田璞 周金娜 LIU Xinchuang;JIANG Lin;HE Feilong;TIAN Pu;ZHOU Jinna

作者机构：西安邮电大学电子工程学院西安710121 西安科技大学集成电路实验室西安710054 西安邮电大学计算机学院西安710121 

基　　金：国家自然科学基金(No.61834005,No.61802304,No.61772417,No.61602377) 陕西省科技统筹创新工程项目(No.2016KTZDGY02-04-02) 陕西省重点研发计划(No.2017GY-060) 

出 版 物：《计算机工程与应用》 (Computer Engineering and Applications)

年 卷 期：2019年第55卷第17期

页      码：63-67页

摘      要：在对新一代高效视频编码(High Efficiency Video Coding,HEVC)帧内预测Planar和DC模式算法分析的基础上,分别提出了高效的超大规模集成电路(Very Large Scale Integration Circuit,VLSI)设计方案,旨在解决处理延时较长、资源占用较大的问题。针对Planar模式,提出一种在重组、合并算法的基础上,预测块复用的架构;针对DC模式,提出一种dcValue计算和滤波的基本块分离、各自复用不同块的架构。实验结果表明:所提架构与其他两种同类型架构相比,Planar模式实现平均处理延时减少了21%,资源消耗分别减少了14.7%和7%;DC模式实现平均处理延时减少了55%,同时资源消耗减少了22%和15%,能够满足1 920×1 080@30 f/s视频序列实时编码的需求。

主 题 词：高效视频编码 帧内预测 Planar模式 DC模式 超大规模集成电路 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

D　O　I：10.3778/j.issn.1002-8331.1812-0041

馆 藏 号：203758278...