CMOS电路泄漏功耗估算与降低方法研究

作     者：陈志强 吴晓波 严晓浪 CHEN Zhi-qiang;WU Xiao-bo;YAN Xiao-lang

作者机构：浙江大学超大规模集成电路设计研究所浙江杭州310027 

基　　金：国家自然科学基金资助项目(90207001) 

出 版 物：《浙江大学学报（工学版）》 (Journal of Zhejiang University：Engineering Science)

年 卷 期：2006年第40卷第5期

页      码：772-776,809页

摘      要：为了减小深亚微米互补金属氧化物半导体(CMOS)电路待机模式下的泄漏功耗,须寻找使电路泄漏功耗最低的最小泄漏向量(MLV).为此,提出了一种基于泄漏功耗库的线性规划功耗模型,并在此基础上提出了基于改进的遗传算法搜索电路MLV的方法.线性规划模型根据电路泄漏功耗库中各个基本单元的状态对应的泄漏功耗值,来估算整个门级电路的泄漏功耗.遗传算法利用线性规划模型作为评价函数,通过对输入向量集进行自然选择、交叉、变异操作,搜索使电路泄漏功耗最低的MLV.仿真结果表明,搜索到的MLV可以显著降低电路的泄漏功耗,而且易于实现,能够应用于超大规模集成电路泄漏功耗的估计和降低.

主 题 词：泄漏功耗估算 最小泄漏向量 遗传算法 待机模式 

学科分类：080903[080903] 0810[工学-土木类] 0809[工学-计算机类] 08[工学] 0805[工学-能源动力学] 0812[工学-测绘类] 

核心收录：

D　O　I：10.1111/j.1525-1438.2006.00385.x

馆 藏 号：203762919...