基于硬件描述语言(VHDL)的数字时钟设计

作     者：刘君 常明 秦娟 张晟 耿璐 LIU Jun;CHANG Ming;QIN Juan;ZHANG Sheng;GENG Lu

作者机构：天津理工大学电子信息与通信工程学院天津300191 

基　　金：天津市高等学校科技发展基金(2004BA05) 

出 版 物：《天津理工大学学报》 (Journal of Tianjin University of Technology)

年 卷 期：2007年第23卷第4期

页      码：40-42页

摘      要：VHDL作为一种硬件描述语言,可用于数字电路与系统的描述、模拟和自动设计与仿真等,是当今电子设计自动化的核心技术.本文使用VHDL语言设计了一个数字时钟电路,给出了设计该数字系统的流程和方法.本设计方法具有硬件描述能力强,设计方法灵活,便于修改等优点,大大降低了数字系统设计的难度,提高了工作效率.

主 题 词：硬件描述语言 VHDL 数字电路设计 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

D　O　I：10.3969/j.issn.1673-095X.2007.04.012

馆 藏 号：203763269...