基于Cadence平台深亚微米CMOS工艺设计套件开发
作者机构：东南大学射频与光电集成电路研究所南京210096
出 版 物：《电气电子教学学报》 (Journal of Electrical and Electronic Education)
年 卷 期：2001年第23卷第4期
页 码：39-42页
摘 要：结合集成电路后端设计流程 ,以美国 MOSIS多项目晶圆 ( MPW)计划提供的台湾半导体制造公司 ( TSMC)的 0 .35微米 CMOS工艺为例 ,对基于 Cadence平台 ,开发用于高频、高速模拟和模数混合集成电路设计的设计套件 ( Design Kit)进行了讨论。
主 题 词：深亚微米CMOS 设计套件 电路设计 Cadence 集成电路
学科分类：080903[080903] 0809[工学-计算机类] 08[工学]
D O I：10.3969/j.issn.1008-0686.2001.04.013
馆 藏 号：203771215...
