基于GPU的LDPC存储优化并行译码结构设计

作     者：葛帅 刘荣科 侯毅 Ge Shuai;Liu Rongke;Hou Yi

作者机构：北京航空航天大学电子信息工程学院北京100191 

基　　金：航空电子系统综合技术重点实验室和航空科学基金联合资助项目(20115551022) 

出 版 物：《北京航空航天大学学报》 (Journal of Beijing University of Aeronautics and Astronautics)

年 卷 期：2013年第39卷第3期

页      码：421-426页

摘      要：提出了一种基于Nvidia公司Fermi架构图形处理单元(GPU,Graphic Pro-cessing Unit)的分层低密度奇偶校验LDPC(Low-Density Parity-Check)码译码算法的译码器结构优化设计.利用GPU架构的并行性特点,采用帧间与层内双重并行的处理方式,充分利用流多处理器硬件资源,有效缓解了分层译码算法并行度受限的问题.此外,通过采取片上constantmemory存储器压缩存储校验矩阵以及利用片外global memory存储器对译码迭代信息进行联合访问的优化方法,有效降低了访存延迟,提高了译码吞吐率.测试结果表明,通过采用多帧并行处理和存储器访问优化可以提升基于GPU的LDPC译码器吞吐率14.9～34.8倍.

主 题 词：准循环低密度奇偶校验码 图形处理单元 多帧处理 分层译码算法 存储优化 

学科分类：07[理学] 08[工学] 070104[070104] 081101[081101] 0701[理学-数学类] 0811[工学-水利类] 

核心收录：

D　O　I：10.13700/j.bh.1001-5965.2013.03.019

馆 藏 号：203781163...