一种新型双采样CMOS采样保持电路

作     者：郑晓燕 周玉梅 王洪利 ZHENG Xiao-yan;ZHOU Yu-mei;WANG Hong-li

作者机构：东北师范大学应用电子技术研究所长春130024 

出 版 物：《电子器件》 (Chinese Journal of Electron Devices)

年 卷 期：2007年第30卷第6期

页      码：2043-2045页

摘      要：应用改进的双采样技术设计了一个标准CMOS模拟工艺下、采样率为80MHz的采样保持电路.应用单一时钟控制采样以消除两相采样的不匹配;采用时钟控制的双输入端运放以消除存储效应并消除大部分失调;采用栅压自举的采样开关以减小非线性失真.仿真结果表明,在2.5V电源电压下,当输入信号频率为37MHz时,采样保持电路可获得11bit的精度,消耗13mW的功耗.

主 题 词：采样保持电路 双采样 时钟歪斜 存储效应:栅压自举开关 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.3969/j.issn.1005-9490.2007.06.018

馆 藏 号：203792471...