0.5μmCMOS带隙基准电路设计

作     者：张明英 朱刘松 邢立冬 ZHANG Ming-ying;ZHU Liu-Song;XING Li-dong

作者机构：西安外事学院信息工程学院陕西西安710061 中国人民解放军第323医院信息科陕西西安710054 西安邮电学院计算机科学与技术系陕西西安710061 

出 版 物：《国外电子元器件》 (International Electronic Elements)

年 卷 期：2008年第16卷第12期

页      码：79-81页

摘      要：依据带隙基准原理,采用华润上华(CSMC)0.5μm互补金属氧化物半导体(CMOS)工艺,设计了一种用于总线低电压差分信号(Bus Low Voltage Differential Signal,简称BLVDS)的总线收发器带隙基准电路。该电路有较低的温度系数和较高的电源抑制比。Hspice仿真结果表明,在电源电压VDD=3.3 V,温度T=25℃时,输出基准电压Vref=1.25 V。在温度范围为-45℃～+85℃时,输出电压的温度系数为20 pm/℃,电源电压的抑制比δ(PSRR)=-58.3 dB。

主 题 词：模拟电路 电源 温度/带隙基准 抑制比 CMOS工艺 

学科分类：080902[080902] 0809[工学-计算机类] 08[工学] 

馆 藏 号：203794413...