基于CSD编码的高速乘法器IP设计

作     者：熊承义 田金文 柳健 Xiong Chengyi 1,2 Tian Jinwen 2 Liu Jian 21 (College of Electronic Information Engineering,South-Center University for Nationalities,Wuhan430074) 2 (Institute of Pattern Recognition&Artificial Intelligence,Huazhong University of Science&Technology,Wuhan430074)

作者机构：中南民族大学电子与信息工程学院 华中科技大学图像识别与人工智能研究所图像信息处理与智能控制教育部重点实验室武汉430074 华中科技大学图像识别与人工智能研究所图像信息处理与智能控制教育部重点实验室 

基　　金：国家"十五"863重点项目资助(编号:2002AA133010) 

出 版 物：《计算机工程与应用》 (Computer Engineering and Applications)

年 卷 期：2003年第39卷第31期

页      码：38-40页

摘      要：符号数的正则表示(CSD)是一种用最少的非零比特位来表示符号数的编码技术。该文基于二进制补码数的CSD编码转换,结合采用优化技术,实现了对一组高速乘法器的IP核设计。采用Verilog硬件描述语言实现了设计的行为描述,在XilinxISE4.1环境下实现了功能仿真、综合和FPGA映射。其设计为小波变换核的开发提供了一个可重用的IP模块。

主 题 词：乘法器 正则符号数 IP核 小波变换 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

核心收录：

D　O　I：10.3321/j.issn:1002-8331.2003.31.013

馆 藏 号：203798297...