基于制作离散性对策的高性能CMOS DAC
作者机构：中国科学院半导体研究所北京100083
基 金：国家高技术研究与发展计划资助项目(编号 :2 0 0 2 AA1Z12 0 0 )
出 版 物：《Journal of Semiconductors》 (半导体学报（英文版）)
年 卷 期：2003年第24卷第11期
页 码：1211-1216页
摘 要：基于 CMOS器件的离散性机理及误差消除对策 ,研究了高速、高精度嵌入式 CMOS数 /模转换器 (DAC) IP核的设计与实现 .采用行、列独立译码的二次中心对称电流源矩阵结构 ,优化了电流源开关电路结构与开关次序 ;利用 Cadence的 Skill语言独立开发电流源矩阵的版图排序和布线方法 .在 0 .6 μm N阱 CMOS工艺平台下 ,12 - bitDAC的微分线性误差和积分线性误差分别为 1L SB和 1.5 L SB,在采样率为 15 0 MHz、工作电源为 3.3V时的平均功耗为 14 0 m W.流片一次成功 。
主 题 词：D/A转换器 CMOS混合集成电路 制作工艺离散性 中心对称 Skill语言
学科分类：080903[080903] 0809[工学-计算机类] 08[工学]
核心收录：
D O I：10.3969/j.issn.1674-4926.2003.11.018
馆 藏 号：203801620...
