一种高效多标准视频解码器架构研究与设计

作     者：刘慧超 王志君 梁利平 LIU Huichao;WANG Zhijun;LIANG Liping

作者机构：中国科学院微电子研究所北京100029 中国科学院大学北京100049 

基　　金：中国科学院知识创新项目(KGCX2-YW-134) 

出 版 物：《湖南大学学报（自然科学版）》 (Journal of Hunan University:Natural Sciences)

年 卷 期：2019年第46卷第10期

页      码：117-124页

摘      要：针对目前视频解码器实现方案存在的灵活度低、开发周期长、不能适应快速变化的算法升级等问题,提出一种面向多种视频编解码标准的通用视频解码器架构设计方案.采用软硬件协同设计方法,基于可编程同构多核处理器+协处理器的硬件架构,同构多核处理器采用指令级和任务级并行加速,协处理器采用硬件定制单元实现矢量加速,同时利用分布式片上便笺式存储器(Scratchpad Memory,SPM)代替数据Cache实现高效的数据存储系统,以应用广泛的H.264视频标准为验证实例.实验结果表明,基于本文所提架构实现的H.264视频解码器高效可行,平均并行加速比为9.12,相比于传统多核并行解码算法提高了1.31倍.

主 题 词：多标准 视频解码器 可编程 协处理器 便笺存储器 H.264解码器 架构设计 

学科分类：0810[工学-土木类] 08[工学] 081001[081001] 

核心收录：

D　O　I：10.16339/j.cnki.hdxbzkb.2019.10.014

馆 藏 号：203802048...