三数据通道浮点加法器的FPGA实现

作     者：吉训生 

作者机构：江南大学信控学院江苏省无锡市214063 

出 版 物：《电子工程师》 (Electronic Engineer)

年 卷 期：2004年第30卷第8期

页      码：43-45页

摘      要：浮点加减运算是现代数字信号处理中非常频繁的操作 ,浮点运算的快慢直接影响数字信号处理的速度。常用的硬件实现算法有双通道算法和三通道算法。文中介绍了浮点加法器电路设计的常用算法 ,重点介绍了一种低功耗的三数据通道结构 ,最后以MAXPLUSⅡ为工具 ,给出了该结构的现场可编程门阵列 (FPGA)实现。仿真结果显示 ,该方法可以提高数据采集及运算速度 。

主 题 词：浮点加法器 现场可编程门阵列(FPGA) 三数据通道 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

D　O　I：10.3969/j.issn.1674-4888.2004.08.015

馆 藏 号：203808344...