数字演化硬件的函数级在线进化技术研究

作     者：平建军 王友仁 高桂军 孔德明 姚睿 张砦 Ping Jianjun;Wang Youren;Gao Guijun;Kong Deming;Yao Rui;Zhang Zhai

作者机构：南京航空航天大学自动化学院南京210016 

基　　金：国家自然科学基金(60374008 90505013) 航空科学基金(2006ZD52044 04152068)资助项目 

出 版 物：《高技术通讯》 (Chinese High Technology Letters)

年 卷 期：2009年第19卷第1期

页      码：61-65页

摘      要：采用基于现场可编程门阵列(FPGA)模型的数字电路函数级在线自适应进化方法,提出了一种新的有效的进化策略:根据目标电路的功能组成将目标电路分解为多个子模块单元,然后对多个子模块单元分别进行进化设计,再利用子模块单元进行预期目标数字电路的在线进化,以降低每一级进化的染色体长度和提高收敛速度。以4×2乘法器电路为例,用这种方法成功实现了数字电路在线进化,结果表明,与逻辑门级进化方法相比,该方法改善了在线进化时存在染色体过长、收敛速度缓慢、测试评估困难的状况,收敛速度提高了5倍左右。

主 题 词：演化硬件 数字电路 在线进化 函数级进化 

学科分类：080902[080902] 0809[工学-计算机类] 08[工学] 

核心收录：

D　O　I：10.3772/j.issn.1002-0470.2009.01.012

馆 藏 号：203817529...