ASIC中时钟MUX电路结构时序约束的方法分析

作     者：许立明 李沛杰 杨堃 张丽 XU Liming;LI Peijie;YANG Kun;ZHANG Li

作者机构：天津市滨海新区信息技术创新中心天津300072 国家数字交换系统工程技术研究中心河南450007 

基　　金：国家科技重大专项核高基项目(2016ZX01012101) 面向深度学习的可重构硬件加速计算架构研究(18YFZNGX00050) 

出 版 物：《集成电路应用》 (Application of IC)

年 卷 期：2019年第36卷第11期

页      码：12-15页

摘      要：时钟切换在数字集成电路设计中十分常见,对时钟MUX电路结构的正确时序约束显得非常重要。介绍几种常见的时钟MUX电路结构,使用业界标准Synopsys设计约束(SDC)对不同MUX电路结构分别给出几种时序约束方法。详细分析了各MUX结构约束的原理。给出约束方法在40 nm、16 nm、7 nm等工艺下均成功流片。

主 题 词：集成电路设计 ASIC 时序约束 时钟创建 时钟 MUX 结构 STA 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.19339/j.issn.1674-2583.2019.11.004

馆 藏 号：203818215...