Viterbi译码器的硬件实现

作     者：汪晓岩 胡庆生 孙荣久 樊昊 易浩勇 

作者机构：国家电力公司南京自动化研究江苏南京210003 中兴公司南京研究所江苏南京210002 

基　　金：国家电力公司资助科学技术项目--中压配电网复合通信方式研究 (SPKJ0 11- 11) 

出 版 物：《微电子学》 (Microelectronics)

年 卷 期：2002年第32卷第4期

页      码：297-301页

摘      要：介绍了一种 Viterbi译码器的硬件实现方法。设计的基于硬判决的 Viterbi译码器具有约束长度长 (9)、译码深度深 (6 4 )的特点。为了兼顾硬件资源与电路性能两个方面 ,在设计中使用了 4个 ACS单元 ,并根据 Xilinx Virtex系列 FPGA的结构特点 ,利用 FPGA内部的 Block RAM保存汉明距离和幸存路径 。

主 题 词：电力线通信 数字通信 Viterbi译码器 FPGA 专用集成电路 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.3969/j.issn.1004-3365.2002.04.016

馆 藏 号：203823861...