PCI Express中2.5Gbps高速SerDes的设计与实现

作     者：王堃 许文强 马卓 WANG Kun;XU Wen-qiang;MA Zhuo

作者机构：海军驻西安导弹设备军事代表室陕西西安710065 西安微电子技术研究所陕西西安710065 国防科技大学计算机学院湖南长沙410073 

出 版 物：《计算机工程与科学》 (Computer Engineering & Science)

年 卷 期：2009年第31卷第11期

页      码：62-65,120页

摘      要：PCI Express是当前广泛应用的高速串行传输标准,其V1.0版本提供2.5Gbps的高速传输带宽。对于高速串行传输而言,精确的发送定时与接收同步是其关键技术。本文在详细分析PCI Express物理层技术的基础上,特别针对串行接收端的数据时钟恢复CDR技术展开研究,采用基于锁相环结构的数据时钟恢复技术设计了一款2.5Gbps速率的高速物理层电路,并基于0.13μm CMOS工艺设计了版图实现。基于HSPICE的模拟结果表明,此设计完全满足了PCI Express的要求,其抖动的均方根值为1.51ps,峰峰值为8.14ps。

主 题 词：PCI Express I/O SerDes CMOS 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

核心收录：

D　O　I：10.3969/j.issn.1007-130X.2009.11.016

馆 藏 号：203825642...