CMOS片上电源总线ESD保护结构设计

作     者：王怡飞 胡新伟 郭立 Wang Yifei;Hu Xinwei;Guo Li

作者机构：中国科学技术大学电子科学与技术系合肥230027 

出 版 物：《半导体技术》 (Semiconductor Technology)

年 卷 期：2008年第33卷第6期

页      码：524-526页

摘      要：随着集成电路制造技术的高速发展,特征尺寸越来越小,静电放电对器件可靠性的危害也日益增大,ESD保护电路设计已经成为IC设计中的一个重要部分。讨论了三种常见的CMOS集成电路电源总线ESD保护结构,分析了其电路结构、工作原理和存在的问题,进而提出了一种改进的ESD保护电源总线拓扑结构。运用HSPICE仿真验证了该结构的正确性,并在一款自主芯片中实际使用,ESD测试通过±3 000 V。

主 题 词：静电放电 电源总线 保护电路 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.3969/j.issn.1003-353X.2008.06.018

馆 藏 号：203832436...