一种(5,2,3)网格码CMOS电路模拟译码器

作     者：杨曙辉 李学华 仇玉林 YANG Shu-hui;LI Xue-hua;QIU Yu-lin

作者机构：北京信息科技大学光电信息与通信工程学院北京100101 中国科学院微电子所北京100029 

基　　金：国家自然科学基金(No.60501007) 北京市教委科技面上项目(No.KM200510772007) 北京市委组织部优秀人才项目(No.0042D0500705) 北京市中青年骨干教师项目 

出 版 物：《信号处理》 (Journal of Signal Processing)

年 卷 期：2009年第25卷第4期

页      码：526-531页

摘      要：基于后验概率算法,采用CMOS工艺,通过晶体管级的模拟电路设计,构造了完整的(5,2,3)网格码模拟概率译码器。详细分析了部分单元电路的工作原理,并给出了模拟译码器的译码性能。当信噪比大于4.8dB时,对于950KHz的输入信号,输出没有错误。当输入信号为6MHz时,误码率约为10^(-4),工作速度最大可达20MHz。在5V工作条件下,译码器功耗为2.957mW。模拟结果表明,在速度一定的条件下,与采用数字电路实现的译码器相比,该模拟译码器在功耗和芯片面积上至少减少了一个数量级。该文的设计方法也适用于设计Turbo码、LDPC码等的模拟概率译码器,有望在功耗和芯片面积等方面得到良好的改善。

主 题 词：后验概率算法(APP) 模拟概率译码器 网格码 Turbo码 LDPC码 

学科分类：0810[工学-土木类] 08[工学] 081001[081001] 

核心收录：

D　O　I：10.3969/j.issn.1003-0530.2009.04.002

馆 藏 号：203834807...