一种具有自校准功能的CMOS分数数字锁相环(英文)

作     者：刘素娟 杨维明 陈建新 蔡黎明 徐东升 Liu Sujuan;Yang Weiming;Chen Jianxin;Cai Liming;Xu Dongsheng

作者机构：北京工业大学光电子实验室北京100022 中国华大集成电路设计中心北京100015 

基　　金：国家高技术研究发展计划资助项目(批准号:2002AA1Z1290)~~ 

出 版 物：《Journal of Semiconductors》 (半导体学报（英文版）)

年 卷 期：2005年第26卷第11期

页      码：2085-2091页

摘      要：提出了一种数字锁相环（DPLL），它的相频检测器采用全新的设计方法和自校准技术，具有工作频率范围宽，抖动低，快速锁定的优点．锁相环在1．8V外加电源电压时，工作在60～600MHz的频率范围内．采用分数分频技术，加速锁定过程并具有较小的输出频率间隔，利用∑-△调制改善相位噪声性能．设计在SMIC0．18μm，1．8V，1P6M标准CMOS工艺上实现，峰-峰相位抖动小于输出信号周期的0．8％，锁相环的锁定时间小于参考频率预分频后信号周期的150倍．

主 题 词：数字锁相环 相频检测器 自校准 压控振荡器 分数分频 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

核心收录：

D　O　I：10.3969/j.issn.1674-4926.2005.11.008

馆 藏 号：203839686...