基于Verilog-AMS的VCO噪声建模

作     者：尹勇生 陈志明 邓红辉 YIN Yongsheng;CHEN Zhiming;DENG Honghui

作者机构：合肥工业大学微电子设计研究所安徽合肥230009 

基　　金：国家部委预研项目资助(编号不公开) 

出 版 物：《现代电子技术》 (Modern Electronics Technique)

年 卷 期：2007年第30卷第24期

页      码：166-168页

摘      要：压控振荡器(VCO)是锁相环(PLL)的关键部件,目前多数研究都着重于VCO的电路级设计。采用Verilog-AMS语言对VCO进行行为建模,同时加入噪声模型,行为级设计中体现噪声。对比有噪声和无噪声的VCO行为模型,利用Cadence Spectre仿真引擎对2个模型进行了验证,将内嵌VCO行为模型的PLL系统与电路级PLL系统做了对比分析,结论为添加噪声的VCO行为模型更准确,更接近晶体管级电路,对仿真的速度与精度做了较好的折中。

主 题 词：压控振荡器 噪声模型 行为级建模 Verilog—AMS 

学科分类：080904[080904] 0809[工学-计算机类] 08[工学] 

D　O　I：10.16652/j.issn.1004-373x.2007.24.013

馆 藏 号：203840279...