改进部分积压缩结构的快速乘法器
作者机构：解放军理工大学通信工程学院
出 版 物：《计算机工程》 (Computer Engineering)
年 卷 期：2010年第36卷第9期
页 码：252-254页
摘 要：针对16位乘法器运算速度慢、硬件逻辑资源消耗大的问题,采用华莱士树压缩结构,通过对二阶布思算法、4-2压缩器和保留进位加法器的优化组合使用及对符号数采用合理的添、补、删策略,实现16位符号数快速乘法器的优化设计。该乘法器采用SMIC 0.18μm工艺标准数字单元库,使用Synopsys Design Compiler综合实现,在1.8 V,25℃条件下,芯片最大路径延时为3.16 ns,内核面积为50 452.75μm2,功耗为5.17 mW。
主 题 词：布思算法 4-2压缩器 保留进位加法器 跳跃进位加法器 华莱士树型结构
学科分类：0711[理学-心理学类] 07[理学] 08[工学] 080401[080401] 0804[工学-材料学] 080402[080402]
核心收录：
D O I：10.3969/j.issn.1000-3428.2010.09.089
馆 藏 号：203841254...
