适用于ASIC的高速低功耗逻辑单元

作     者：冯兆兰 

作者机构：机电部二十四所 

出 版 物：《微电子学》 (Microelectronics)

年 卷 期：1990年第20卷第6期

页      码：19-23页

摘      要：本文介绍一种ECL电路结构形式的ASIC逻辑单元的设计和应用。该单元使用2.5V的电源,内部开关电流设计为0.5mA,逻辑摆幅设计为340mV,输入输出均采用双向互补信号。它具有信息的基本记忆功能,用它进行多级组合配套设计,可制作不同模数的分频器、寄存器和计数器等。设计灵活,功能强,电路速度快,功耗低,仅为具有相同功能的普通ECL电路的1/30。这些电路可用在通讯机、电子控制系统、电子测量系结中作高速数字锁相环,数字信号处理的专用集成电路。

主 题 词：ASIC 集成电路 逻辑单元 分频器 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

馆 藏 号：203841678...