三种低压高速低耗BiCMOS三态逻辑门

作     者：成立 王振宇 张兵 武小红 CHENG Li;WANG Zhenyu;ZHANG Bing;WU Xiaohong

作者机构：江苏大学电气与信息工程学院江苏镇江212013 

基　　金：江苏省高校自然科学研究基金项目(02KJB510005) 江苏大学高级人才启动项目(1283000149) 

出 版 物：《固体电子学研究与进展》 (Research & Progress of SSE)

年 卷 期：2006年第26卷第2期

页      码：166-170页

摘      要：采用0.35μm BiCMOS工艺技术，设计了三种高性能的BiCMOS三态逻辑门电路，并提出了改进三态门电路结构和优化器件参数的方法和措施。仿真和实验结果表明．所优化设计的BiCMOS三态门的电源电压均小于3.3V，工作速度比常用的CMOS三态门快约5倍。功耗在60MHz下仅高出约2．2～3．7mW．而延迟一功耗积却比该常用的CMOS三态门平均降低了38．1％，因此它们特别适用于低压、高速、低功耗的数字系统。

主 题 词：超大规模集成电路 双极互补金属氧化物半导体器件 三态逻辑门电路 数字逻辑单元 延迟-功耗积 

学科分类：080903[080903] 0808[工学-自动化类] 0809[工学-计算机类] 08[工学] 0805[工学-能源动力学] 0702[理学-物理学类] 

核心收录：

D　O　I：10.1109/LED.2006.870247

馆 藏 号：203855277...