利用CMOS模拟电路设计实现的新型概率译码器

作     者：杨曙辉 李学华 仇玉林 Yang Shu-hui;Li Xue-hua;Qiu Yu-lin

作者机构：北京信息科技大学光电信息与通信工程学院北京100101 中国科学院微电子所北京100029 

基　　金：国家自然科学基金(60501007)资助项目 北京市教委科技面上项目(KM200510772007) 北京市委组织部优秀人才(0042D0500705)资助项目 北京市中青年骨干教师项目 

出 版 物：《数据采集与处理》 (Journal of Data Acquisition and Processing)

年 卷 期：2009年第24卷第3期

页      码：369-374页

摘      要：利用CMOS模拟电路设计了模拟概率计算模块,并以此为基础,通过晶体管级的模拟电路设计,构造了(5,2,3)网格码完整的新型模拟概率译码器,给出了模拟译码器的译码性能。当信噪比大于4.8dB时,对于950 kHz的输入信号,输出没有错误。当输入信号为6MHz时,误码率约为10^(-4)。在5 V工作条件下,译码器功耗为2.957mW。测试结果表明,在速度一定的条件下,与采用数字电路实现的译码器相比,该模拟译码嚣的功耗和芯片面积至少减少了一个数量级。该设计方法适用于实现网格码、Turbo码以及LDPC码等的模拟译码器。

主 题 词：概率计算 网格码 模拟译码器 Turbo码 LDPC码 

学科分类：0810[工学-土木类] 08[工学] 0835[0835] 081001[081001] 0811[工学-水利类] 0812[工学-测绘类] 

核心收录：

D　O　I：10.3969/j.issn.1004-9037.2009.03.022

馆 藏 号：203856330...