微处理器时钟分布技术分析

作     者：冯勇 王礼生 

作者机构：国家高性能集成电路设计中心 

出 版 物：《中国集成电路》 (China lntegrated Circuit)

年 卷 期：2005年第14卷第6期

页      码：56-61页

摘      要：当今高性能系统需要低偏斜的时钟分布网络。在同步数字系统中,时钟分布网络的设计是一个巨大的挑战,对时钟严格的控制是系统正确工作的关键。和系统中其它信号相比,时钟信号的负载电容大,布线长度长,扇出点多而且具有快速的开关频率,导致了时钟分布网络的设计困难。随着微处理器频率的不断提升及工艺的不断发展,对于时钟设计的要求更加严格,时钟网络设计是影响系统总体性能的一个重要因素。本文介绍了影响时钟分布网络相关的一些基本概念,并就微处理器中的各种时钟分布方法进行了简要分析。

主 题 词：微处理器 时钟分布 技术分析 分布网络 同步数字系统 高性能系统 负载电容 时钟信号 开关频率 时钟设计 总体性能 影响系统 网络设计 布线 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

D　O　I：10.3969/j.issn.1681-5289.2005.06.011

馆 藏 号：203864058...