简易逻辑分析仪设计

作     者：贾奕 黄劲松 沈鹏程 田开坤 Jia Yi;Huang Jinsong;Shen Pengcheng;Tian Kaikun

作者机构：湖北师范学院物理与电子科学学院黄石435002 湖北师范学院电工电子实验教学示范中心黄石435002 

出 版 物：《电子测试》 (Electronic Test)

年 卷 期：2008年第19卷第10期

页      码：70-75页

摘      要：本系统是以STC89C52单片机和复杂可编程逻辑器件CPLD的组合电路为核心,利用锁存器在时钟上升沿将输入端的数据锁存的原理,构建了一个基于实时采样和直接数据存储器存储(DMA)的简易逻辑分析仪。系统由五部分组成:按键模块、CPLD模块、DDS采样时钟发生模块、LCD显示模块、DMA数据采集模块。相比于市场上的逻辑分析仪,本系统结构简单,易制作,成本低,可同时测量8路TTL信号。本系统可以用来分析数字逻辑电路中的时序逻辑关系,本文还用该逻辑分析仪研究了51单片机对外部地址读写操作的时序,得到与单片机数据手册一致的波形时序图。

主 题 词：逻辑分析仪 DMA CPLD DDS 

学科分类：080802[080802] 0808[工学-自动化类] 080902[080902] 0809[工学-计算机类] 08[工学] 

D　O　I：10.3969/j.issn.1000-8519.2008.10.019

馆 藏 号：203865279...