0.35μm CMOS 4位1 Gsample/s全并行模数转换器设计

作     者：郝俊 孟桥 高彬 HAO Jun;MENG Qiao;GAO Bin

作者机构：东南大学射频与光电集成电路研究所南京210096 

基　　金：国家自然科学基金资助(60576028) 

出 版 物：《电子器件》 (Chinese Journal of Electron Devices)

年 卷 期：2007年第30卷第2期

页      码：403-406页

摘      要：介绍了一种基于0.35μm CMOS工艺的4位最大采样速率为1GHz的全并行结构模数转换器的设计.因为在高采样率的情况下,比较器的亚稳态问题降低了模数转换器的无杂散动态范围,在本次设计中对其进行了优化.后仿真结果表明,输入信号为22.949MHz,在1GHz采样率的情况下,信噪比达到25.08dB,积分非线性和微分非线性分别小于0.025LSB和0.01LSB,无杂散动态范围达到32.91dB.芯片采用具有两层多晶硅的0.35μmCMOS工艺设计,总面积为0.84mm2.

主 题 词：模数转换器 高速 全并行 亚稳态 CMOS工艺 

学科分类：080902[080902] 0809[工学-计算机类] 08[工学] 

D　O　I：10.3969/j.issn.1005-9490.2007.02.015

馆 藏 号：203869386...