MUX-buffer开关互连结构的FPGA芯片I/O互连设计

作     者：张火文 黄均鼐 李楠 郑国祥 曾韡 ZHANG Huowen;HUANG Junnai;LI Nan;ZHENG Guoxiang;ZENG Wei

作者机构：复旦大学材料科学系上海200433 复旦大学专用集成电路与系统国家重点实验室上海201203 

出 版 物：《固体电子学研究与进展》 (Research & Progress of SSE)

年 卷 期：2009年第29卷第1期

页      码：93-98页

摘      要：硬件结构及电子设计的质量是决定FPGA性能的两个重要因素。针对这两个方面,提出了一种通用的FP-GA芯片I/O互连结构,利用"回线"的终端互补原理对各种互连线的悬空终端进行连接。根据所提出的I/O互连结构的特点,在较少编程点的前提下,减少传输管级联个数,对多路选择器和缓冲器进行优化,提出了一种节省芯片面积且速度较快的基于MUX-Buffer结构的布线开关。该结构已在FPGA芯片中实现,对I/O互连的仿真及测试结果表明,所提出的结构及电路实现具有很好的延时可预测性,与常规MUX结构相比,面积-延时乘积降低了10%左右。

主 题 词：现场可编程门阵列 输入/输出互连 回线 布线开关 延时可预测性 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

核心收录：

D　O　I：10.3969/j.issn.1000-3819.2009.01.021

馆 藏 号：203879176...