基于FPGA的异步跨时钟域设计

作     者：黄琳 王新 胡成辉 Huang Lin;Wang Xin;Hu Chenghui

作者机构：南京赛宝工业技术研究院江苏南京210000 

出 版 物：《山西电子技术》 (Shanxi Electronic Technology)

年 卷 期：2020年第1期

页      码：76-78页

摘      要：针对在FPGA的设计中异步跨时钟域设计经常出现时序不满足的问题,提出了一种异步时钟跨时钟域的设计方法。通过对FPGA底层硬件芯片的理解进行verilog程序的写作,能够有效防止FPGA在跨时钟域设计时出现的时序不满足而引起的问题。仿真及实验结果表明,该设计方法能够有效防止跨时钟域出错的情况出现。

主 题 词：FPGA 跨时钟域 时序 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

馆 藏 号：203887909...