基于Booth／CSD混合编码的模2～n＋1乘法器的设计

作     者：王敏 徐祖强 邱陈辉 WANG Ming;XU Zuqiang;QIU Chenhui

作者机构：江苏科技大学电子信息系江苏镇江212003 

出 版 物：《电子器件》 (Chinese Journal of Electron Devices)

年 卷 期：2014年第37卷第2期

页      码：373-377页

摘      要：在余数系统的设计中,模加法器和模乘法器的设计处于核心地位,尤其是模乘法器的性能,是衡量余数系统系能的主要标志之一。文中先推导出Booth编码下的模2n+1乘法器设计的算法,然后针对Booth编码模乘法器设计中译码电路复杂的问题,提出了一种基于Booth/CSD混合编码的模乘法器设计方法,基于Booth/CSD编码的模乘法器部分积的位宽相对传统的Booth编码乘法器而言,减少了50%;经试验证明,与传统的基-Booth编码的模乘法器相比这种混合编码的模乘法器的速度提高了5%,面积减少24.7%。

主 题 词：电子电路设计 模2n+1乘法器 Booth/CSD编码 余数系统 

学科分类：080902[080902] 0809[工学-计算机类] 08[工学] 

D　O　I：10.3969/j.issn.1005-9490.2014.02.044

馆 藏 号：203889284...