基于FPGA的高精度多通道时间数字转换器设计

作     者：王巍 董永孟 李捷 熊拼搏 周浩 杨正琳 王冠宇 袁军 周玉涛 

作者机构：重庆邮电大学光电工程学院重庆400065 重庆莲芯电子科技有限公司重庆400065 

基　　金：国家自然科学基金资助项目(61404019) 

出 版 物：《微电子学》 (Microelectronics)

年 卷 期：2015年第45卷第6期

页      码：698-701,705页

摘      要：采用Xilinx Virtex-5FPGA芯片,实现了一种高精度、多通道时间数字转换器的设计。每个通道配有一条抽头延迟线,每条延迟线由64个快速超前进位链(CARRY4)组成。布线后,延迟线成链状结构紧密排列,有效消除了布线路径带来的误差,降低了积分非线性和微分非线性误差。仿真结果表明,设计的时间数字转换器的最低有效位约为26.35ps,有效精度约为14ps,INL小于4.3LSB,DNL在-0.8LSB^2.4LSB范围内。

主 题 词：FPGA 时间数字转换器 抽头延迟线 快速超前进位链 

学科分类：080902[080902] 0809[工学-计算机类] 08[工学] 

D　O　I：10.13911/j.cnki.1004-3365.2015.06.002

馆 藏 号：203890059...