看过本文的还看了

相关文献

该作者的其他文献

文献详情 >双通道快速锁定延迟电路的设计 收藏
双通道快速锁定延迟电路的设计

双通道快速锁定延迟电路的设计

作     者:庞遵林 

作者机构:华东电子工程研究所安徽合肥230031 

出 版 物:《管理观察》 (Management Observer)

年 卷 期:2009年第17期

页      码:58-58页

摘      要:针对普通延迟单元电路在PVT变化时延迟时间变化大的现象,设计了一个基于数字延迟锁相环结构,延迟时间不受PVT影响的可编程延迟时间电路。该电路的创新点主要有采用全数字电路设计,具有通道的可扩展性,其功耗低、锁定时间短。

主 题 词:PVT 数字延迟锁相环 可编程延迟通道 

学科分类:080903[080903] 12[管理学] 1201[管理学-管理科学与工程类] 0809[工学-计算机类] 08[工学] 

馆 藏 号:203902442...

读者评论 与其他读者分享你的观点

用户名:未登录
我的评分