适用于SBAS和Galileo卫星导航接收机的Viterbi译码器实现

作     者：张洪伦 巴晓辉 李健 陈杰 ZHANG Hong-lun;BA Xiao-hui;LI Jian;CHEN Jie

作者机构：中国科学院微电子研究所北京100029 

基　　金：国家自然科学基金项目(61376027 61221004) 

出 版 物：《微电子学与计算机》 (Microelectronics & Computer)

年 卷 期：2015年第32卷第1期

页      码：60-63,67页

摘      要：设计并实现了一种适用于SBAS和Galileo卫星导航系统的(2,1,7)卷积码的Viterbi译码器.由于卫星导航系统中的数据率不高,采用串行结构实现Viterbi译码器,并且多通道复用同一译码器,以节省电路面积.此外,采用改进的加比选单元并通过寄存器交换法对幸存路径进行管理,以进一步优化电路结构.为了减少RAM的使用,利用同址更新技术将路径度量累加值和幸存路径存储至RAM.译码电路通过FPGA验证,采用SMIC65nm工艺库进行综合,该译码器逻辑电路的面积为4 738μm2.

主 题 词：SBAS Galileo Viterbi 电路设计 

学科分类：08[工学] 080401[080401] 081105[081105] 0804[工学-材料学] 0825[工学-环境科学与工程类] 0811[工学-水利类] 

D　O　I：10.19304/j.cnki.issn1000-7180.2015.01.013

馆 藏 号：203911513...