深亚微米SOC芯片物理设计中基于串扰的时序收敛方法

作     者：王丽英 杨军 罗岚 WANG Li-ying;YANG Ju;LUO Lan

作者机构：东南大学国家专用集成电路系统工程技术研究中心江苏南京210096 

出 版 物：《微电子学与计算机》 (Microelectronics & Computer)

年 卷 期：2006年第23卷第1期

页      码：85-88页

摘      要：当芯片设计进入深亚微米,串扰效应引起大量的设计违规,尤其是对时序收敛产生很大的影响。实际上串扰对电路时序性能的影响非常难估计,它不仅取决于电路互联拓扑,而且还取决于连线上信号的动态特征。文章从串扰延时的产生原因开始分析,并提出了在0.18ΜM及以下工艺条件下对串扰延时进行预防,分析和修复的时序收敛方法。

主 题 词：深亚微米 串扰 时序收敛 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.3969/j.issn.1000-7180.2006.01.022

馆 藏 号：203916648...