H.264/AVC编码器中运动估计的低代价VLSI实现(英文)

作     者：王腾 王新安 谢峥 胡子一 WANG Teng;WANG Xin'an;XIE Zheng;HU Ziyi

作者机构：北京大学深圳研究生院集成微系统科学工程与应用重点实验室深圳518055 中国科学院微电子研究所北京100029 

出 版 物：《北京大学学报（自然科学版）》 (Acta Scientiarum Naturalium Universitatis Pekinensis)

年 卷 期：2014年第50卷第4期

页      码：768-780页

摘      要：通过对运动估计算法进行优化,提出一种应用新型存储结构的流水线实现结构。通过采用合适的搜索策略、高效的率失真优化代价计算和插值部件、创新的存储结构及优化的数据流调度,实现具有低硬件代价和存储访问的快速运动估计。该设计在SMIC 130 nm工艺下综合,时钟频率可达到167 MHz,消耗181.7 K逻辑门和13.8 KB存储,相比同类设计具有更高的硬件效率。该设计集成在一个H.264/AVC编码器中进行FPGA原型验证和VLSI实现。SMIC 65 nm工艺下,整个芯片面积为1.74 mm×1.74 mm,工作频率为350 MHz,可以支持实时高清(1080P@60fps)编码。

主 题 词：H 264 AVC 运动估计 流水线结构 实时高清编码 VLSI 

学科分类：0810[工学-土木类] 08[工学] 081001[081001] 

核心收录：

D　O　I：10.13209/j.0479-8023.2014.133

馆 藏 号：203920301...