浮点加法器的VHDL算法设计

作     者：吴琼 肖梓祥 

作者机构：解放军信息工程大学计算机系河南郑州450002 

出 版 物：《现代电子技术》 (Modern Electronics Technique)

年 卷 期：2003年第26卷第4期

页      码：46-48页

摘      要：以浮点加法器的算法设计和结构映射为例,讨论了如何进行面向对象的ASIC系统的设计,并给出浮点加法器部分模块的VHDL描述。

主 题 词：浮点加法器 VHDL 算法 结构映射 进位链路 ASIC 专用集成电路 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.3969/j.issn.1004-373X.2003.04.018

馆 藏 号：203921198...