可重构视频阵列处理器测试平台设计与实现

作     者：蒋林 贺飞龙 山蕊 王帅 吴皓月 武鑫 Jiang Lin;He Feilong;Shan Rui;Wang Shuai;Wu Haoyue;Wu Xin

作者机构：西安邮电大学电子工程学院陕西西安710121 西安邮电大学计算机学院陕西西安710121 

基　　金：国家自然科学基金(61772417,61602377,61634004) 陕西省科技统筹创新工程(2016KTZDGY02-04-02) 陕西省重点研发计划(2017GY-060) 

出 版 物：《系统仿真学报》 (Journal of System Simulation)

年 卷 期：2020年第32卷第5期

页      码：792-800页

摘      要：针对可重构视频阵列处理器的设计要求及传统测试方法测试视频编解码系统时速度慢、精度低和可观测性不强的问题。开发了基于Qt的用户界面,设计实现了以现场可编程门阵列(Field programmable gate-array,FPGA)为核心的软硬件协同测试平台。在PC端实现以软件仿真为基础的数据传输与图像重现,在FPGA端实现以可重构视频阵列处理器为基础的视频编解码算法并行映射。实验结果表明,在工作频率为100 MHz时,FPGA与PC之间可正确传输数据并满足算法测试时不同测试用例的更换需求,具有较好的可观测性。

主 题 词：测试平台 软硬件协同 用户界面 视频编解码 可重构视频阵列处理器 

学科分类：08[工学] 080203[080203] 0802[工学-机械学] 0825[工学-环境科学与工程类] 0701[理学-数学类] 0812[工学-测绘类] 

D　O　I：10.16182/j.issn1004731x.joss.18-0542

馆 藏 号：203922784...